Углубленный курс проектирования устройств на базе ПЛИС фирмы Altera или Xilinx

Углубленный курс проектирования устройств на базе ПЛИС фирмы Altera или Xilinx
АктуальностьИдёт набор
СтоимостьПо запросу
Продолжительность64 часа
Начало занятийПо мере формирования группы
  Записаться на курс

Программа имеет две модификации - элементная база фирмы Altera или Xilinx (в зависимости от пожеланий заказчика).

Курс предполагает знание основ программирования на языке проектирования аппаратуры (VHDL), умение работать в системе моделирования ModelSim (QuestaSim), умение проектировать и отлаживать проекты в среде САПР Quartus II или Xilinx.

Раздел 1. Современные маршруты проектирования

Рассматриваются современные маршруты проектирования, особенности реализации маршрутов сверху - вниз, языковые средства системного уровня, языки SystemC и Handel-C, а также средства разработки, предоставляемые на уровне транзакций, исполняемые спецификации фирмы Synopsys и уровень моделирования TCL и ESL, вопросы инкрементальной компиляции и фиксации разделов.

Лабораторные работы включают: создание проектов с фиксацией разделов, ознакомление со средствами системного уровня проектирования (Handel-C, MatLab/Simulink) для построения сопряженных систем.

Раздел 2. Средства верификации

На лекциях рассматриваются следующие вопросы: верификация проектов в современных САПР, статическая и динамическая верификация, формальная верификация, тестирование SW и HW проектов, создание Test Bench, средства автоматизации тестирования. Возможности, предоставляемые для верификации языком PSL, особенности верификации проектов при ориентации на библиотеки OVL, современные подходы к тестированию, JTAC-интерфейс и граничное сканирование, принципы граничного сканирования, сканирование цифровых сигналов, тестирование аналоговых и современных скоростных дифференциальных соединений, внутрикристальная отладка проектов (Signal Tap или ChipScope).

Лабораторные работы посвящены отладке проекта в ScanEditor и работе в современной САПР.

Раздел 3. Системы на кристалле

Дается обзор микросхем SOPC (фирмы Altera или Xilinx по согласованию с заказчиком), процессорные ядра и особенности проектирования для SOPC, программная часть СнК, особенности и варианты сопроектирования, интеграция отдельных проектных потоков для тесно связанной разработки HW и SW и поддерживающие САПР, соверификация и отладка аппаратно-программных комплексов.

Лабораторные работы: Особенности системы команд процессора NIOS II или Аппаратно-программная система на основе NIOS II. Построение системы реального времени на базе процессора NIOS II. Система прерываний процессора NIOS II.

Раздел 4. Реализация задач цифровой обработки сигналов

Рассматриваются прикладные аспекты проектирования. Средства структурной реализации распространенных задач ЦОС. DSP-ориентированные ресурсы ПЛИС (фирмы Altera или Xilinx). Проектирование КИХ-фильтров с использованием (DSP-Builder или Core Generator). Построение с помощью DSP Builder и SOPC Builder или Core Generator системы цифровой обработки данных.

Лабораторные работы посвящаются изучению моделирования в пакетах MatLab/Simulink (модели и параметры моделирования), проектированию КИХ-фильтров с использованием (DSP-Builder или Core Generator), платы аналогового ввода-вывода.

Раздел 5. Аналоговые фрагменты в современных проектах

Рассматриваются вопросы проектирования аналоговых фрагментов в современных проектах. Для этого изучается архитектура аналоговых ПЛИС и работа с PSOC.

Лабораторные работы поддерживают лекционный материал.


Контактная информация

пн. - пт. с 10:00 до 17:00
+7 812 346-28-18, +7 812 346-45-21
+7 812 346-45-21
ino@etu.ru

Запись на курс

Отправляя сообщение с помощью данной формы, вы соглашаетесь с обработкой своих персональных данных в соответствии с «Политикой обработки и защиты персональных данных СПбГЭТУ «ЛЭТИ». Все поля помеченные * являются обязательными для заполнения.